Microprocessor Forum'99

Уже стало традицией, что осень - традиционное время подсчета цыплят и демонстрации мускулов на компьютерном рынке. Тут и шоу, и всяческие конференции, и просто предновогодние объявления/обещания гигантов и не очень индустрии. А к числу самых известных и уважаемых мероприятий относится Microprocessor Forum (имеющий место быть в начале каждого октября). Вот о его результатах я и хочу поведать читателям.

Сперва немного общей информации. Во-первых, нынешнему MPF непосредственно предшествовало фиаско Intel с памятью Rambus. Во-вторых, не за горами выход первого 64-разрядного процессора Merced (ныне Itanium) от все той же Intel. В-третьих, произведенная VIA скупка на корню двух микропроцесорных команд - Cyrix и Centaur. Отсюда мораль - на форуме конкуренты Intel активизировались, обрадовавшись несколько пошатнувшимся позициям монстра, основное внимание было сосредоточено вокруг 64-разрядных процессоров и все ожидали обещанного заявления VIA на предмет, что она собирается делать с купленными патентами и разработчиками.

Итак, начнем с конца, то есть с VIA сотоварищи. Обе команды разработчиков, приобретенные VIA, пока продолжают работать над своими прежними разработками Centaur над WinChip, Cyrix (кстати, его штат был урезан VIA с 300 до 80 сотрудников) - над Gobi (переименованным в Joshua). VIA планирует захватить часть рынка компьютеров нижнего уровня, так что основной характеристикой процессоров должна стать их дешевизна (порядка $30-40). Процессор, разрабатываемый Centaur, будет иметь один 12-этапный конвейер, 128 Кб кэша первого уровня, поддержку 133-мегагерцовой шины и размещаться будут на кристалле площадью около 50 мм2. Кроме того, VIA собирается по возможности тесно интегрировать его с чипсетом, для чего разрабатывается специальная шина для связи процессора и контроллера памяти (использоваться будет упрощенный протокол Socket 370). Следующий процессор от Centaur будет иметь уже 18-этапный конвейер и 192 Кб кэша. За счет отказа от распараллеливания выполнения команд VIA хочет упростить процессор, чтобы повысить его тактовую частоту и, соответственно, быстродействие. Так что упор при продажах будет делаться именно на частоту. Разработка должна завершиться к концу года. Работы над интегрированными системами пока не ведутся, но если VIA собирается надолго задержаться в низкобюджетном сегменте рынка, то этот шаг неизбежен. Более конкретные заявления VIA отложила до Comdex'а.

Но если VIA довольно оптимистично смотрит в будущее своих процессоров, то вот Rise Technologies, собиравшаяся на прошлогоднем MPF прочно занять эту же рыночную нишу, теперь пребывает в глубокой депрессии. Rise отменила свое выступление в технической секции форума, а ее президент заявил, что неизвестно, увидят ли когда-нибудь свет их разработки - mP6-II и Tiger, потому как непонятно, стоит ли их вообще выводить на рынок. М-да, от былого оптимизма не осталось и следа.

Теперь перейдем к Intel, а точнее, к ее конкурентам. Полтора года назад Merced еще был один в широком поле 64-разрядных процессоров. Теперь у него за спиной маячат еще два аналогичных устройства - от IBM и AMD. AMD представила процессор со звучным названием Sledgehammer, построенный на архитектуре X86 64. Эта странная комбинация символов на самом деле говорит о том, что Sledgehammer будет полностью совместим с архитектурой x86 (32-разрядной) и в то же время сможет выполнять 64-разрядные приложения. Таким образом, AMD предпочла революционному подходу Intel Merced эволюционный, сохранив совместимость с накопленным за долгие годы ПО. Обещают также усилить математический сопроцессор. Поскольку разработка процессора идет полным ходом и выйдет он только в 2001 году, более подробных подробностей о нем пока нет. Впрочем, AMD сообщила, что будет выпускаться вариант Sledgehammer с двумя процессорами на одном кристалле. Кроме того, сейчас AMD совместно с Alpha Processor разрабатывает внешнюю шину Lightning Data Transport (LDT) для обмена данными между процессором и внешними устройствами. Шина будет двунаправленная, с разрядностью от 8, 16 или 32 бита (определяется при инициализации устройства) и сможет подключать до 8 устройств. Скорость передачи по LDT составит порядка 1 гигабита в секунду.

 

Что касается IBM и представленного ею 64-разрядного процессора-монстра Power4, то эксперты назвали это действо "a technical tour de force" (то бишь демонстрацией силы). Power4 будет представлять собой два микропроцессроных ядра, интегрированных на одном кристалле. Power4 будет состоять из 170 миллионов транзисторов и работать на частоте 1 ГГц. Производить его собираются по 0.18-микронной технологии с применением SOI (silicon on insulator) и семислойной медной металлизации. IBM предполагает объединить отдельные кристаллы в восьмипроцессорные блоки в общем корпусе. Новая технология IBM - synchronous-wave interconnect - позволит взаимодействовать этим кристаллам со скоростью свыше 500 МГц. Использоваться это кремниевое чудовище будет исключительно в серверах IBM - начиная с мэйнфреймов вроде AS/400 и RS/6000. Выпуск Power4 пока тоже планируется на вторую половину 2001 года.

(Окончание следует)

Константин АФАНАСЬЕВ

Версия для печатиВерсия для печати

Номер: 

40 за 1999 год

Рубрика: 

Hardware
Заметили ошибку? Выделите ее мышкой и нажмите Ctrl+Enter!